半導体マイクロマシニングによるMEMSプロセスの基本は、半導体プロセスの「製膜」「パターン形成(フォトリソグラフィ)」「エッチング」の3種類から構成されています。
製膜には化学気相堆積法 (Chemical Vapor Deposition, CVD) や、真空蒸着(おもに金属)、スパッタ(金属、酸化物、窒化物)などがあります。材料を形成するという広い意味でとらえれば、シリコン表面の熱酸化や不純物拡散、イオン打ち込み(インプラ)、金属メッキ、基板貼り合わせ、スピンコーティングなども含まれます。
マイクロ構造を形成するためには、フォトマスクのパターンを光学的にフォトレジストに転写するフォトリソグラフィーが最も基本的なプロセスです。また、フォトリソグラフィーによるレジストマスクを鋳型にして蒸着金属膜をパタニングするリフトオフや、ステンシル蒸着もよく使われます。さらには、より高精度のパターンを形成するためのレーザー描画、電子ビーム(EB)描画も利用されます。
膜を削るエッチングの方法としては、化学的に液体の薬品により食刻するウェットエッチングや、プラズマによるドライエッチング、蒸気によるベーパーエッチングなどが使われます。ドライエッチングには、分子によって物理的に材料を加工するイオンミリング、イオンビーム、逆スパッタリングなどがあります。さらには、プラズマ中からイオンを引き出して物理化学的に膜を削る反応正イオンエッチング(RIE)もよく使われます。
最近では、これらの製膜、パタニング、エッチングの工程を印刷で代用するロール・ツー・ロール印刷技術型のMEMSプロセスも開発されています。
半導体集積回路にシリコンが使われてきた歴史的経緯もあり、マイクロマシニング・MEMSにはシリコン系の材料が広く使われています。ただし、シリコンが使われる理由はそれだけではありません。シリコンには、半導体としての電気的特性、光学的特性以外にも、機械的特性、化学的特性で優れた点が数多く見いだせます。左の図に、シリコンの特性と利用方法の関係を図示してみました。これら以外にも、シリコンには新たな特性・特典が隠されているかも知れません。